Многоканальные системы на базе плат ADC125AS5

Подробное описание:

Создание современных технических систем, применяемых в различных областях науки и техники уровня High-End, немыслимо без использования устройств цифро-аналогового и аналого-цифрового преобразований. Повышающиеся требования к производительности и разрядности подсистем ЦАП и АЦП приводят к тому, что создание подобных устройств с небольшим тиражом для решения специализированных задач становится весьма дорогостоящей задачей.

Одним из решений подобной проблемы может быть построение систем из универсальных плат АЦП/ЦАП на основе ПЛИС. Использование программируемой логики позволяет пользователю исключить из процесса создания системы длительный и дорогостоящий этап разработки собственной аппаратной платформы.

Данная статья посвящена обзору универсальной платы ADC125AS5, позволяющей создавать системы различной аппаратной конфигурации и функционального назначения.

Устройство ADC125AS5 представляет собой плату цифрового ввода-вывода, предназначенную для использования самостоятельно (в качестве платыцифрового ввода-вывода) или в комплекте со специализированными мезонинами, цифровыми или аналого-цифровыми. Плата имеет следующие характеристики:

1.     Шинный интерфейс PCI Express x1. Режим обмена данными – DMA.

2.     DDR RAM с общим объемом 128 МБ.

3.     Цифровые входы (LVTTL) – 6 шт.

4.     Цифровые выходы (LVTTL) – 6 шт.

5.     Интерфейс  для   мезонина расширения (LVDS).

6.     Интерфейс распространения тактового сигнала и сигнала синхронного пуска для формирования когерентных (синхронных) многоплатных систем.

7.     Контроллеры связи с шиной и управления периферией на базе ПЛИС семейства Spartan-3 (Xilinx,Inc.) [1].

8.     Возможность формирования тактового сигнала установленным на плату высокостабильным генератором или использования внешнего тактового сигнала.

На печатную плату могут быть установлены микросхемы типа XС3S1000, XC3S1500, XC3S2000. В базовом варианте устанавливается ПЛИС типа XC3S1000.

Использование технологии FPGA позволяет адаптировать плату под решаемые задачи без переделки аппаратуры. Как правило, специализация системы на базеADC125AS5 выполняется с помощью мезонина расширения. На рисунке 1 представлено изображение платформы с установленным мезонином. 

На текущий момент существуют 4 серийно выпускаемых модификации мезонинов расширения, характеристики которых указаны в таблице 1.

Таблица 1. Параметры мезонинов.

ОУ^* – входная цепь представляет собой буфер на операционном усилителе AD8138 (Analog Device, Inc[2]). Полоса входного сигнала в типовом варианте – (0÷18) МГц (может быть изменена по требованию заказчика).

Тр^* – трансформаторная входная цепь. Полоса входного сигнала зависит от установленного трансформатора. В типовом варианте – (0.4÷520) МГц для ADS5281 [3] и (0.4÷750) МГц для ADS5541 [4].

В качестве ЦАП используется микросхема DAC904 [6].

Производитель микросхем ЦАП и АЦП – Texas Instruments Inc.

Базовая архитектура ПЛИС, поставляемая с описанными мезонинами, – цифровой осциллограф.

Одним из примечательных достоинств платы ADC125AS5 является наличие специализированного интерфейса, позволяющего формировать из нескольких плат синхронную многоканальную систему с общими сигналами тактирования и запуска.

Рассмотрим более подробно структуру механизма, позволяющего формировать на базе платы ADC125AS5 синхронные системы. На рисунке 2 изображена 2-х платная система, иллюстрирующая основные элементы этого механизма и их взаимосвязи.

Тактовый сигнал от «Генератора» на плате «Master» разветвляется на FPGA, мезонин и плату «Slave 1». На плате «Slave 1» тактовый сигнал в свою очередь разветвляется на FPGA, мезонин и плату «Slave 2» и т.д. Количество ветвлений ограничено деградацией качества тактового сигнала в разветвителях в результате добавления в сигнал шума (в первую очередь, джиттера). Использование LVPECL разветвителей [6] с малым уровнем джиттера позволяет сохранять высокое качество тактового сигнала при количестве ветвлений, удовлетворяющих запросам типовых задач (от 2 до 6).

Цепь распространения сигнала «Пуск» выполнена аналогично. Принятая по шине PCI Express команда пуска или сигнал внешнего запуска преобразуются ПЛИС в импульсный сигнал «Пуск», который разветвляется обратно в FPGA платы «Master» и на плату «Slave 1». Подобная схема реализована для обеспечения малой разницы во времени поступления сигнала «Пуск» на все платы системы. Время, затраченное в ПЛИС на формирование импульсного сигнала, в большинстве случаев может быть скомпенсировано в канале данных АЦП формированием «буфера предыстории». Буфер предыстории представляет собой цифровую линию задержки и аналогичен линии задержки в осциллографе. Буфер хранит данные, соответствующие небольшому промежутку времени до прихода сигнала «Пуск» и позволяет скомпенсировать задержку между сигналом запуска и собственно событием запуска.

Элементы, позволяющие выполнять реконфигурацию платформы в «Master» или «Slave», представляют собой перемычки, которые могут быть как съемными (джамперы), так и не съемными (для повышения надежности). Для обеспечения идентификации платы в системе программным обеспечением, плате присваивается уникальный идентификационный номер, реализованный аппаратно. Поставляемые в составе системы драйвер и библиотека API функций для управления платформой едины для всех плат системы.

Распространение тактового сигнала и сигнала пуска выполняется с помощью съемных гибких кабелей на основе витых пар (типа CAT5). Подсоединение кабелей выполнено с помощью разъема RJ45.

                                                               рис. 3

На рисунке 3 изображен вид сверху на 3-х платную синхронную систему, установленную в компьютер. Видны установленные на аппаратную платформуADC125AS5 мезонины ADCMT-0.1.

Основные области приложений подобных систем – приложения, в которых необходим многоканальный синхронный ввод аналоговой информации при высокой частоте дискретизации и широкой полосе входного сигнала: измерительные системы, неразрушающий контроль, томография, локация, сейсмография, радиомониторинг,  системы управления технологическими процессами, медицинские и научные исследовательские системы.

Литература.

1.     DS099. Spartan-3 FPGA Family Data Sheet. http://www.xilinx.com

2.     Low Distortion Differential ADC Driver AD8138. http://www.analog.com

3.     ADS5281. Data Sheet. http://www.ti.com

4.     ADS5500. Data Sheet. http://www.ti.com

5.     DAC904. Data Sheet. http://www.ti.com

6.      MC100LVEP14. Data Sheet. http://www.onsemi.com